v16.3.0

1、首先我们打开自己编译过的原理图,在原理图中选择工程文件。
2、点击【tools】选择【Create Netlist】,打开窗口
3、在弹出的窗口中点击【PCB Editor】,然后选择网络表的导出位置。
4、接下来我们打开Allegro,新建一个PCB,并选择PCB的保存位置
5、点击【File】,选择【Import】,然后寻找【Logic】项,勾选下图中的内容。
6、选择网表的路径,点击OK。
7、点击【Import Cadence】导入网表。
1、良好的兼容性,可以作为多种EDA工具的前端,比如支持pcb editor、allegro、pspice
2、真正的windows环境下的线路输入程序,支持在windows下直接复制,粘贴操作。
3、与Cadence其它系统程式配合现实交互应用。
4、提供多种pld设计无件与方式
5、利用Orcad整合的环境完成FPGA设计
6、层次式电路,同步产生、删除所对应的连接符号。
7、元器件symbol的建立简便
8、切割大型零件,分页摆放
9、专案压缩,专案管理与备份。
1、本版本是直接从orcad中提起出来的,如果你的电脑已安装过orcad软件,可能会导致你下载orcad capture无法运行。
2、以前设置环境变量需要复杂的操作,现在只需要运行目录下的“环境变量.reg”就可以了。如下图:
共有 0条评论